大家好,小聯(lián)來為大家解答以上的問題。D觸發(fā)器原理圖和真值表以及波形圖分析，d觸發(fā)器原理這個很多人還不知道,現(xiàn)在讓我們一起來看看吧！

1、SD和RD接至基本RS觸發(fā)器的輸入端，它們分別是預置和清零端，低電平有效。

2、當SD=1且RD=0時（SD的非為0，RD的非為1，即在兩個控制端口分別從外部輸入的電平值，原因是低電平有效），不論輸入端D為何種狀態(tài)，都會使Q=0，Q非=1，即觸發(fā)器置0。

3、當SD=0且RD=1（SD的非為1，RD的非為0）時，Q=1，Q非=0，觸發(fā)器置1，SD和RD通常又稱為直接置1和置0端。

4、我們設它們均已加入了高電平，不影響電路的工作。

5、擴展資料：該觸發(fā)器是在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖，三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。

6、與主從觸發(fā)器相比，同工藝的邊沿觸發(fā)器有更強的抗干擾能力和更高的工作速度。

7、 /span>。

8、由基本RS觸發(fā)器的邏輯功能可知，Q=Q3非=D。

9、由于CP信號是加到門G3和G4上的，因而在CP上升沿到達之前門G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來。

10、輸入信號到達D端以后，要經(jīng)過一級門電路的傳輸延遲時間G5的輸出狀態(tài)才能建立起來，而G6的輸出狀態(tài)需要經(jīng)過兩級門電路的傳輸延遲時間才能建立，因此D端的輸入信號必須先于CP的上升沿到達，而且建立時間應滿足：tset≥2tpd。

本文到此分享完畢，希望對大家有所幫助。

　　免責聲明：本文由用戶上傳，與本網(wǎng)站立場無關。財經(jīng)信息僅供讀者參考，并不構成投資建議。投資者據(jù)此操作，風險自擔。 如有侵權請聯(lián)系刪除！