pll（說一說pll的簡(jiǎn)介）
發(fā)布日期：2023-03-24 22:15:23
導(dǎo)讀 夏彌來為大家解答以下的問題，pll，說一說pll的簡(jiǎn)介，現(xiàn)在讓我們一起來看看吧！1、PLL(Phase Locked Loop)：為鎖相回路或鎖相環(huán)，用來統(tǒng)
夏彌來為大家解答以下的問題，pll，說一說pll的簡(jiǎn)介，現(xiàn)在讓我們一起來看看吧！
1、PLL(Phase Locked Loop)：為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時(shí)脈訊號(hào)，使高頻器件正常工作，如內(nèi)存的存取資料等。
2、PLL用于振蕩器中的反饋技術(shù)。
3、許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。
4、一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應(yīng)用時(shí)，由相應(yīng)的器件VCO，實(shí)現(xiàn)轉(zhuǎn)成高頻，但并不穩(wěn)定，故利用鎖相環(huán)路就可以實(shí)現(xiàn)穩(wěn)定且高頻的時(shí)脈沖訊號(hào)。
本文到此結(jié)束，希望對(duì)你有所幫助。
標(biāo)簽： pll
免責(zé)聲明：本文由用戶上傳，如有侵權(quán)請(qǐng)聯(lián)系刪除！