與傳統(tǒng)的閃存相比，鐵電存儲器在過去的十年中是一個受到廣泛研究的主題，因為它具有更高的速度，更低的功耗和更長的使用壽命。由于基于硅鈣鈦礦氧化物的鐵電存儲器的開發(fā)過程中形成了不需要的界面層，因此鐵電存儲器的性能可能會受到很大的損害。在一份最新報告中，Min-Kyu Kim和韓國浦項科技大學材料科學與工程領域的科學家團隊通過應用基于ha的鐵電材料展示了獨特的策略以及用于三維(3-D)集成的氧化物半導體。該策略實現(xiàn)了超越常規(guī)閃存的存儲性能，并超過了鈣鈦礦鐵電存儲器所達到的性能。然后，該團隊對設備進行了仿真，以確認實現(xiàn)超高密度3D存儲器集成的能力。

快閃記憶體

當前，基于通過隧道氧化物的電子隧道，閃存設備用于通過浮柵或電荷陷阱存儲晶體管在移動設備和服務器之間進行海量數(shù)據(jù)存儲。電子隧穿過程需要具有高幅度和長持續(xù)時間的電壓脈沖。然而，現(xiàn)有的閃存設備僅具有大約20伏的高功能電壓和較慢的速度以及有限的耐久性。該工藝進一步要求高沉積和退火溫度以形成溝道和氧化物層。因此，科學家開發(fā)了一系列新興的存儲設備來克服這些限制，但是，為了以低功耗獲得快速功能，當前閃存沒有其他替代方案。同時，由于互補的金屬氧化物半導體(CMOS)兼容性，低功耗和快速開關速度，研究人員已經(jīng)開發(fā)出基于氧化f的鐵電材料。

Kim等。介紹了通過克服鐵電存儲晶體管關鍵問題的獨特方法銦鋅氧化物(InZnO x)作為半導體層，鋯摻雜ha氧化物(HfZrO x)作為鐵電層以獲得高性能存儲器。結(jié)果是，與現(xiàn)有閃存相比，其運行速度快了數(shù)百倍，而工作電壓卻降低了四倍。所有工藝都可以使用兼容CMOS的集成鐵電存儲器件在400攝氏度以下進行，以實現(xiàn)商業(yè)化的里程碑，包括NAND(非與門)閃存陣列和3-D垂直結(jié)構(gòu)。未來，納米級3-D垂直閃存在超高密度3-D閃存中將表現(xiàn)出出色的性能。

開發(fā)高性能鐵電晶體管

Kim等。首先通過開發(fā)具有氮化鈦/摻雜鋯的氧化oxide /氮化鈦(TiN / HfZrOx / TiN)結(jié)構(gòu)的電容器來確定摻鋯的氧化oxide的鐵電性能，并測量24 nm的極化電場特性厚的材料。材料的矯頑電場大于鐵電鈣鈦礦氧化物的矯頑電場，并且在鐵電晶體管中是有利的，因為較大的矯頑電場會導致更大的存儲窗口。接下來，研究小組使用壓電響應力顯微鏡確認了摻鋯的氧化ha的鐵電性。以及電容電壓測量，以確認其鐵電特性以實現(xiàn)持久特性。科學家們測試了采用底部接觸結(jié)構(gòu)的鐵電薄膜晶體管(FeTFT)進行集成策略的可行性，該結(jié)構(gòu)使用原子層沉積基鋯摻雜的氧化oxide和銦鋅氧化物(HfZrO x和InZnO x)開發(fā)。為了確認這些鐵電薄膜晶體管的可靠性， Kim等人。還測試了它們的耐力性能。該裝置的堅固耐用性源于其無界面層的金屬-鐵電半導體結(jié)構(gòu)。與以前的存儲設備(例如電荷陷阱存儲器)相比對于基于鈣鈦礦氧化物的鐵電晶體管，使用HfZrO x和InZnO x可以降低功能電壓，加快運行速度并降低處理溫度。

集成鐵電NAND的存儲操作

閃存單元通常以層次結(jié)構(gòu)連接以允許有效訪問。通常，將多個單元連接成一個字符串，并以塊的形式組織，其中，該塊中的每個字符串都連接到單獨的位線(BL)，并且該字符串中每個單元的控制柵極都可以連接到字線(WL) 。從結(jié)構(gòu)上講，鐵電NAND(FeNAND)閃存陣列類似于NAND閃存設備，但僅在存儲單元類型上有所不同。例如，F(xiàn)eNAND閃存陣列通常使用鐵電晶體管，而NAND閃存則使用常規(guī)閃存。所有FeNAND字符串共享一個源代碼行(SL)，而每個NAND串都連接到位線。該團隊通過在兼容CMOS的制造工藝中包括鐵電薄膜晶體管，鐵摻雜鋯的氧化oxide層和氧化銦鋅溝道層，開發(fā)出了一種4×4 FeNAND陣列。

完整的NAND陣列包含16個存儲單元以演示其編程操作。如果在運行期間在存儲單元中發(fā)生不需要的編程，則設置中可能會發(fā)生編程干擾。為了避免這種現(xiàn)象，金等人。通過施加禁止程序脈沖來使用禁止程序操作方法。在實驗過程中，F(xiàn)eNAND陣列中的所有16個存儲單元均正常運行，結(jié)果證實了用鐵電薄膜晶體管(FeTFT)陣列實現(xiàn)NAND存儲器操作是成功的。該小組還在硅晶片上開發(fā)了FeNAND陣列，并測量了9個存儲單元的編程和擦除操作，實驗結(jié)果與使用計算機輔助設計(TCAD)技術(shù)進行的模擬結(jié)果相互一致。

模擬3D FeNAND裝置

為了了解在未來的3-D FeNAND器件中，基于鋯摻雜的氧化ha和銦鋅氧化物的鐵電薄膜晶體管的可行性，Kim等人。然后模擬包含16個單詞的行，字符串選擇線和地線的單個字符串。此后，研究小組執(zhí)行了塊擦除操作，以進一步觀察3-D FeNAND器件的操作特性。這樣，成功地將3D FeNAND器件編程為具有高度堆疊的結(jié)構(gòu)，以顯示其組成的鐵電薄膜晶體管保持了低功耗和快速的運行速度，從而取代了3D NAND閃存。

Min-Kyu Kim及其同事展示了一種組合的鐵電氧化物半導體通道，作為解決鐵電存儲晶體管關鍵問題的獨特集成策略。他們使用集成的FeNAND(鐵電NAND)和垂直鐵電薄膜晶體管(FeTFT)陣列測試了鐵電存儲器作為傳統(tǒng)閃存的替代產(chǎn)品的潛力。FeTFT在垂直結(jié)構(gòu)中起作用，該團隊通過器件仿真確認了操作機制。他們還通過模擬3-D FeNAND單元中的程序和塊擦除操作功能，確認了超高密度3-D存儲器集成的可能性。結(jié)果表明基于原子層沉積的FeTFT在未來的高密度3-D中具有廣闊的應用前景存儲設備。

標簽：